HA-EDA01 FPGA模塊Verilog語(yǔ)言編寫(xiě)的實(shí)驗(yàn)例程及實(shí)驗(yàn)說(shuō)明文檔,注意:例程下載后存放的目錄結(jié)構(gòu)中不能帶有漢字,否則運(yùn)行時(shí)會(huì)報(bào)錯(cuò)。
Rev1.0
全部版權(quán)所有,如需引用,請(qǐng)與support@huatsing.com聯(lián)系,違者必究